FPGA: la suite - Revision history

Lekernel: /* Workshop FPGA */

2009-05-30T18:56:24Z

Workshop FPGA

←Older revision		Revision as of 18:56, 30 May 2009
Line 20:		Line 20:
	# Survol de VHDL		# Survol de VHDL

-	Les fichiers sont dispo ici : http://lekernel.net/~~fpga_workshop2~~	+	Les fichiers sont dispo ici : http://lekernel.net/presentations/FPGA_Workshops/

	== Connaissances nécessaires ==		== Connaissances nécessaires ==

2009-03-28T12:11:34Z

Support

←Older revision		Revision as of 12:11, 28 March 2009
Line 67:		Line 67:
	* GTK Wave		* GTK Wave
	* Dinotrace		* Dinotrace
		+
		+	== wire vs reg ==
		+
		+	* assign : utilise toujours des wires
		+	* always : utilise toujours des regs (pour Xreg = ...)
		+
		+
		+
		+
		+
		+

	[[Category:Workshop]]		[[Category:Workshop]]

2009-03-28T11:43:25Z

←Older revision		Revision as of 11:43, 28 March 2009
Line 7:		Line 7:
	}}		}}

-	== Workshop FPGA ==	+	= Workshop FPGA =

	[[Image:180px-Fpga_xilinx_spartan.jpg\|right]]		[[Image:180px-Fpga_xilinx_spartan.jpg\|right]]
Line 57:		Line 57:
	* Barrettes HE10 femelles pour pouvoir se brancher proprement sur le connecteur à gauche de http://blog.nirosoftware.com/wpblog/wp-content/uploads/2008/11/avnet_xilinxspartan_3a.jpg.		* Barrettes HE10 femelles pour pouvoir se brancher proprement sur le connecteur à gauche de http://blog.nirosoftware.com/wpblog/wp-content/uploads/2008/11/avnet_xilinxspartan_3a.jpg.

-	== Support ==	+	= Support =

-	=== Compilation ===	+	== Compilation ==
	* cver <--- used by Lekernel		* cver <--- used by Lekernel
	* iverilog (icarus verilog)		* iverilog (icarus verilog)

-	=== Simulation ===	+	== Simulation ==
	Visualisation des VCD (VCD viewers):		Visualisation des VCD (VCD viewers):
	* GTK Wave		* GTK Wave

2009-03-28T11:42:48Z

Simulation

2009-03-28T11:16:34Z

Simulation

←Older revision		Revision as of 11:16, 28 March 2009
Line 60:		Line 60:

	=== Simulation ===		=== Simulation ===
-	Visualisation des VCD:	+	Visualisation des VCD (VCD viewers):
	* GTK Wave		* GTK Wave
	* Dinotrace		* Dinotrace

	[[Category:Workshop]]		[[Category:Workshop]]

2009-03-28T11:13:29Z

←Older revision		Revision as of 11:13, 28 March 2009
Line 56:		Line 56:
	* Petits haut-parleurs (HP seuls) ou prises Jack pour casques (femelles), et résistances 220 Ohm non CMS.		* Petits haut-parleurs (HP seuls) ou prises Jack pour casques (femelles), et résistances 220 Ohm non CMS.
	* Barrettes HE10 femelles pour pouvoir se brancher proprement sur le connecteur à gauche de http://blog.nirosoftware.com/wpblog/wp-content/uploads/2008/11/avnet_xilinxspartan_3a.jpg.		* Barrettes HE10 femelles pour pouvoir se brancher proprement sur le connecteur à gauche de http://blog.nirosoftware.com/wpblog/wp-content/uploads/2008/11/avnet_xilinxspartan_3a.jpg.
		+
		+	== Support ==
		+
		+	=== Simulation ===
		+	Visualisation des VCD:
		+	* GTK Wave
		+	* Dinotrace

	[[Category:Workshop]]		[[Category:Workshop]]

2009-03-26T20:41:25Z

←Older revision		Revision as of 20:41, 26 March 2009
Line 19:		Line 19:
	# Simulation		# Simulation
	# Survol de VHDL		# Survol de VHDL
		+
		+	Les fichiers sont dispo ici : http://lekernel.net/fpga_workshop2

	== Connaissances nécessaires ==		== Connaissances nécessaires ==

2009-03-26T15:00:10Z

Workshop FPGA

←Older revision		Revision as of 15:00, 26 March 2009
Line 14:		Line 14:
	# Utilisation des outils en ligne de commande		# Utilisation des outils en ligne de commande
	# Introduction à Verilog		# Introduction à Verilog
-	# Survol de VHDL
-	# Simulation
	# Hands-on: à peu près les memes + petit synthétiseur audio en utilisant les boutons		# Hands-on: à peu près les memes + petit synthétiseur audio en utilisant les boutons
		+
		+	S'il reste du temps :
		+	# Simulation
		+	# Survol de VHDL

	== Connaissances nécessaires ==		== Connaissances nécessaires ==

2009-03-25T18:05:12Z

←Older revision		Revision as of 18:05, 25 March 2009
Line 1:		Line 1:
	{{Workshop		{{Workshop
	\|title=FPGA: La suite		\|title=FPGA: La suite
-	\|when=~~selon vote (voir plus bas)~~	+	\|when=Samedi 28 mars de 9h à 15h30
	\|where=/tmp/lab		\|where=/tmp/lab
	\|intro=Introduction à Verilog		\|intro=Introduction à Verilog
Line 10:		Line 10:

	[[Image:180px-Fpga_xilinx_spartan.jpg\|right]]		[[Image:180px-Fpga_xilinx_spartan.jpg\|right]]
-
-	La date : le vendredi 27 mars de 17h à 23h30, ou le samedi 28 mars de 9h à 15h30. Les votes sont ouverts sur http://www.dispoo.com/ViewPoll.aspx?IDPOLL=d0979de8-55e4-461d-b2fb-1025660ee383

	Voici les différents points qui seront abordés:		Voici les différents points qui seront abordés:
Line 26:		Line 24:
	* Le Mono: lekernel		* Le Mono: lekernel

-	* [[User:~~Thus0\|Thus0]]~~	+	Cf:
		+	http://www.dispoo.com/ViewPoll.aspx?IDPOLL=d0979de8-55e4-461d-b2fb-1025660ee383

-	~~Merci de~~ vous inscrire ~~sur~~	+	NB. Les votes sont terminés, mais vous pouvez toujours vous inscrire pour le samedi.
-	~~http://www.dispoo.com/ViewPoll~~.~~aspx?IDPOLL=d0979de8-55e4-461d-b2fb-1025660ee383~~	+

	== Recommandé ==		== Recommandé ==

2009-03-23T20:08:22Z

Inscrits/Attendees